1. <tt id="5hhch"><source id="5hhch"></source></tt>
    1. <xmp id="5hhch"></xmp>

  2. <xmp id="5hhch"><rt id="5hhch"></rt></xmp>

    <rp id="5hhch"></rp>
        <dfn id="5hhch"></dfn>

      1. 基于EDA技術(shù)的FPGA設(shè)計(jì)

        • 相關(guān)推薦

        基于EDA技術(shù)的FPGA設(shè)計(jì)

        基于EDA技術(shù)的FPGA設(shè)計(jì) 對(duì)傳統(tǒng)電子系統(tǒng)設(shè)計(jì)方法與現(xiàn)代電子系統(tǒng)設(shè)計(jì)方法進(jìn)行了比較,引出了基于EDA技術(shù)的現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)電路,提出現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)是近年來(lái)迅速發(fā)展的大規(guī)?删幊虒(zhuān)用集成電路(ASIC),在數(shù)字系統(tǒng)設(shè)計(jì)和控制電路中越來(lái)越受到重視。介紹了這種電路的基本結(jié)構(gòu)、性能特點(diǎn)、應(yīng)用領(lǐng)域及使用中的注意事項(xiàng)。對(duì)基于EDA技術(shù)的FPGA進(jìn)行了展望。指出EDA技術(shù)將是未來(lái)電子產(chǎn)品設(shè)計(jì)技術(shù)發(fā)展的主要方向。

        集成電路技術(shù)和計(jì)算機(jī)技術(shù)的蓬勃發(fā)展,讓電子產(chǎn)品設(shè)計(jì)有了更好的應(yīng)用市場(chǎng),實(shí)現(xiàn)方法也有了更多的選擇。傳統(tǒng)電子產(chǎn)品設(shè)計(jì)方案是一種基于電路板的設(shè)計(jì)方法,該方法需要選用大量的固定功能器件,然后通過(guò)這些器件的配合設(shè)計(jì)從而模擬電子產(chǎn)品的功能,其工作集中在器件的選用及電路板的設(shè)計(jì)上。
        隨著計(jì)算機(jī)性?xún)r(jià)比的提高及可編程邏輯器件的出現(xiàn),對(duì)傳統(tǒng)的數(shù)字電子系統(tǒng)設(shè)計(jì)方法進(jìn)行了解放性的革命,現(xiàn)代電子系統(tǒng)設(shè)計(jì)方法是設(shè)計(jì)師自己設(shè)計(jì)芯片來(lái)實(shí)現(xiàn)電子系統(tǒng)的功能,將傳統(tǒng)的固件選用及電路板設(shè)計(jì)工作放在芯片設(shè)計(jì)中進(jìn)行。從20世紀(jì)90年代初開(kāi)始,電子產(chǎn)品設(shè)計(jì)系統(tǒng)日趨數(shù)字化、復(fù)雜化和大規(guī)模集成化,各種電子系統(tǒng)的設(shè)計(jì)軟件應(yīng)運(yùn)而生。
        在這些專(zhuān)業(yè)化軟件中,EDA(Electronic Design Automation)具有一定的代表性,EDA技術(shù)是一種基于芯片的現(xiàn)代電子系統(tǒng)設(shè)計(jì)方法。它的優(yōu)勢(shì)主要集中在能用HDL語(yǔ)言進(jìn)行輸入、進(jìn)行PLD(可編程器件)的設(shè)計(jì)與仿真等系統(tǒng)設(shè)計(jì)自動(dòng)化上;20世紀(jì)90年末,可編程器件又出現(xiàn)了模擬可編程器件,由于受技術(shù)、可操作性及性?xún)r(jià)比的影響,今后EDA技術(shù)會(huì)向模擬可編程器件的設(shè)計(jì)與仿真方向發(fā)展,并占據(jù)市場(chǎng)的一定份額。
        EDA技術(shù)主要包括大規(guī)?删幊踢壿嬈骷⒂布枋稣Z(yǔ)言、開(kāi)發(fā)軟件工具及實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)4個(gè)方面。其中,大規(guī)?删幊踢壿嬈骷抢肊DA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的載體硬件,描述語(yǔ)言是利用EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的主要表達(dá)手段,開(kāi)發(fā)軟件工具是利用EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的智能化與自動(dòng)化設(shè)計(jì)工具,實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)則是提供芯片下載電路及EDA實(shí)驗(yàn)、開(kāi)發(fā)的外圍資源。

        FPGA結(jié)構(gòu)概述

        現(xiàn)場(chǎng)可編程門(mén)陣列FPGA作為集成度和復(fù)雜程度最高的可編程ASIC。是ASIC的一種新型門(mén)類(lèi),它建立在創(chuàng)新的發(fā)明構(gòu)思和先進(jìn)的EDA技術(shù)之上。運(yùn)算器、乘法器、數(shù)字濾波器、二維卷積器等具有復(fù)雜算法的邏輯單元和信號(hào)處理單元的邏輯設(shè)計(jì)都可選用FPGA實(shí)現(xiàn)。以Xilinx的FPGA器件為例,它的結(jié)構(gòu)可以分為3個(gè)部分:可編程邏輯塊CLB(Configurable Logic Blocks)、可編程I/O模塊IOB(Input/Output Block)和可編程內(nèi)部連接PI (Programmable Interconnect)。CLB在器件中排列為陣列,周?chē)h(huán)形內(nèi)部連線,IOB分布在四周的管腳上。Xilinx的CLB功能很強(qiáng),不僅能夠?qū)崿F(xiàn)邏輯函數(shù),還可以配置成RAM等復(fù)雜的形式。
        現(xiàn)場(chǎng)可編程門(mén)陣列FPGA是含有大規(guī)模數(shù)字電路的通用性器件。這些數(shù)字電路之間的互聯(lián)網(wǎng)絡(luò)是由用戶(hù)使用更高級(jí)的軟件來(lái)定義的。FPGA可以進(jìn)行無(wú)限次的重復(fù)編程,從一個(gè)電路到另一個(gè)電路的變化是通過(guò)簡(jiǎn)單的卸載互聯(lián)文件來(lái)實(shí)現(xiàn)的,極大地推動(dòng)了復(fù)雜數(shù)字電路的設(shè)計(jì),縮短了故障檢查的時(shí)間。
        傳統(tǒng)的數(shù)字邏輯設(shè)計(jì)使用TTL電平和小規(guī)模的數(shù)字集成電路來(lái)完成邏輯電路圖。使用這些標(biāo)準(zhǔn)的邏輯器件已經(jīng)被證實(shí)是最便宜的手段,但是要求做一些布線和復(fù)雜的電路集成板(焊接調(diào)試)等工作,如果出現(xiàn)錯(cuò)誤,改動(dòng)起來(lái)特別麻煩。因此,采用傳統(tǒng)電子設(shè)計(jì)方案人員的很大一部分工作主要集中在設(shè)備器件之間物理連接、調(diào)試以及故障解決方面。正是因?yàn)镕PGA的EDA技術(shù)使用了更高級(jí)的計(jì)算機(jī)語(yǔ)言,電路的生成基本上是由計(jì)算機(jī)來(lái)完成,將使用戶(hù)能較快地完成更復(fù)雜的數(shù)字電路設(shè)計(jì),由于沒(méi)有器件之間的物理連接,因此調(diào)試及故障排除更迅速、有效。

        下一頁(yè)

        【基于EDA技術(shù)的FPGA設(shè)計(jì)】相關(guān)文章:

        基于軍網(wǎng)的雷達(dá)遠(yuǎn)程診斷技術(shù)研究08-10

        基于web的異地并行設(shè)計(jì)與制造系統(tǒng)研究06-02

        基于勝任力的企業(yè)個(gè)體績(jī)效管理流程設(shè)計(jì)06-03

        基于CS管理的房地產(chǎn)企業(yè)開(kāi)發(fā)設(shè)計(jì)06-04

        基于PLC的斷路器型式試驗(yàn)系統(tǒng)設(shè)計(jì)03-10

        基于分組技術(shù)的下一代光傳送網(wǎng)05-29

        基于電話網(wǎng)絡(luò)的熱網(wǎng)遠(yuǎn)程控制系統(tǒng)設(shè)計(jì)05-11

        基于工業(yè)機(jī)器人的自動(dòng)化生產(chǎn)技術(shù)研究論文04-14

        談數(shù)字IC設(shè)計(jì)技術(shù)08-25

        淺談基于工作流程的高職《國(guó)際貿(mào)易實(shí)務(wù)》課程教學(xué)模式設(shè)計(jì)06-13

        国产高潮无套免费视频_久久九九兔免费精品6_99精品热6080YY久久_国产91久久久久久无码

        1. <tt id="5hhch"><source id="5hhch"></source></tt>
          1. <xmp id="5hhch"></xmp>

        2. <xmp id="5hhch"><rt id="5hhch"></rt></xmp>

          <rp id="5hhch"></rp>
              <dfn id="5hhch"></dfn>