- 相關推薦
TM1300 DSP系統以太網接口的設計
摘要：基于IP網絡的多媒體應用越來越廣泛，本文首先解決多媒體DSP芯片TM1300與以太網控制器CS8900A的硬件接口的設計，分析嵌入式操作系統pSOS 內核中實現TCP/IP協議棧的網絡模塊pNA ，最后實現在pSOS 操作系統環境下CS8900A的網絡驅動程序的設計。1 概述
隨著網絡技術、多媒體技術的飛速發展，基于IP網絡的多媒體應用越來越廣泛。TM1300是Philips公司推出的一款高性能多媒體數字信號處理器芯片，適合于實時性強的音視頻處理應用，可廣泛應用于會議電視、可視電話、遠程圖像監控等應用場合。具有廣闊的應用前景。
根據具體的基于IP網絡上的多媒體應用系統的需要，采集的音視頻數據經壓縮處理后，一般要傳送到遠程終端或控制中心，這時就需要解決DSP應用系統與IP網絡接口的問題。
考慮到國內局域網大部分是以太網，隨著交換式網絡、寬帶網絡的發展，使得基于以太網接入IP網絡上的應用有著現實意義。
TM1300可以作為PC機的一個外設工作，此時可直接采用PC機上標準的以太網接口傳輸數據；TM1300支持獨立引導，自成一個系統從而脫理PC環境工作，這為實際低價位高性能音頻處理終端提供了可能。這種情況下，網絡接口的設計就相對復雜一點，需要解決硬件接口電路的設計、基于實時操作系統pSOS 驅動程序的設計等。本文介紹以太網控制器CS8900A，并解決TM1300 DSP系統和CS8900A的硬件接口設計；簡單介紹pSOS 操作系統內核中實現TCP/IP協議棧的網絡模塊pNA ，以及pSOS 操作系統下網絡驅動程序的設計。
2 DSP芯片TM1300及X10總線接口
DSP芯片TM1300的核心是32位VLIW結構CPU，時鐘頻率可達166MHz，片內集成了SDRAM接口、PCI/XIO總線接口、圖像協處理器、可變長解碼器、音頻輸入輸出接口、視頻輸入輸出接口、同步串行通信接口等模塊，各模塊與SDRAM之間采用DMA方式傳送數據。CPU各功能模塊之間的協調、資源的分析、進程的調度，由運行在CPU上的一個由中斷源觸發的實時操作系統pSOS 控制。
網絡控制器CS8900A是通過XIO總線與TM1300實現接口的。限于篇幅，這里重點介紹TM1300中用于外設端口擴展XIO總線。
TM1300片內的PCI/XIO復用總線接口給用戶提供了無縫連接PCI設備及擴展8位外設端口的能力。當PCI/XIO總線接口中的XIO總線邏輯被激活時，作為TM1300系統擴展8位外設的總線，其中PCI-AD[23:0]為地址總線A23～A0，共提供了尋址16M個單元的能力；PCI-AD[31:24]為8位數據總線D7～D0；C/BE0#為讀信號RD；C/BE1#為寫信號WR；C/BE2#為數據選通信號DS。
3 CS8900A簡介
CS8900A是Cirrus公司生產的一種高集成度的全面支持IEEE802.3標準的以太網控制器，其組成結構框圖如圖1所示。CS8900A支持8位、16位的微處理器，可以工作在I/O方式或Memory方式。片內集成了ISA總線接口，可以直接和有ISA總線的微處理器系統無縫連接。片內集成了4KB容量的PacketPage結構的RAM，這4KB存儲器映像結構的RAM包括片內各種控制、狀態、命令寄存器，以及片內發送、接收緩存。用戶可以以I/O方式、Memory方式或DMA方式訪問它們。
之所以選擇CS8900A，是因為Cirrus提供了CS8900A的基于各種操作系統的驅動程序源代碼，這就為開發帶來了方便�；趐SOS的驅動程序是假設目標系統中包含了Intel 80X86的CPU和1個16位的ISA總線接口的，而TM1300中用于擴展外設的XIO總線是8位總線，可見硬件設計的主要任務是實現8位XIO總線與16位ISA總線時序的配合。驅動程序的設計主要是解決基于80X86芯片的源代碼移植到TM1300上運行的問題。
4 TM1300與CS8900A硬件接口電路設計
TM1300的XIO總線用于提供用戶擴展外設，有8根數據線D7～D0，24根地址線A23～A0，還有I/O讀寫信號RD、WR。所以，利用TM1300的8位XIO總線模擬1個16位的ISA接口和CS8900A的ISA總線接口連接，即可解決硬件接口的問題。圖2給出了接口設計的原理框圖。
圖2中，CS8900A的高8位數據線通過1個8位鎖存器和緩沖器連接到8路模擬開關A的一端，CS8900A的低8位數據線連接到8路模擬開關B的一端。8路模擬開關A、B的另一端均連接到TM1300芯片XIO總線的數據線D7～D0上。8路模擬A、B在同一個時刻只有1組是連通的，由A0控制：A0=0時，模擬開關B連通；A0=1時，模擬開關A連通。這樣就可以實現XIO總線8位數據線與CS8900A的16位總線的連接。同時，TM1300的A20、A0經譯碼控制鎖存器和緩沖器的操作，邏輯關系如下：
①A20用于控制讀寫。當A20=0時，CS8900A的高8位數據從緩沖器輸入；當A20=1時，高8位數據經鎖存器輸出到CS8900A的D15～D8。
②A0用于控制8位或16位操作。當A0=0時，對應16位數據讀寫；A0=1時，對應高8位數據讀寫。
對CS8900A的16位數據讀和寫操作有所不同。當TM1300從CS8900A讀16位數據時，讀16位數據（A0=0、A20=0），CS8900A的低8位數據直接通過8路模擬開關B輸入到TM1300的XIO總線的8位數據線D7～D0；同時，高8位數據保存在緩沖器中，緊接著TM1300再讀入緩沖器中的高8位數據（A0=1、A20=0）。同樣，輸出16位數
【TM1300 DSP系統以太網接口的設計】相關文章：
增強并口EPP與DSP接口的設計增強并口EPP與DSP接口的設計03-18
基于DSP和以太網的數據采集處理系統03-20
基于DSP的智能座椅系統的設計03-07
CPLD在DSP系統中的應用設計03-18
DSP接口效率的分析與提高03-25
TLC320AD50C與DSP接口設計03-18
Trimedia DSP芯片JTAG接口的仿真器設計03-18
TM1300 PCI-XIO口的UART和USB接口設計03-19
基于DSP的語音處理系統的設計11-22