1. <tt id="5hhch"><source id="5hhch"></source></tt>
    1. <xmp id="5hhch"></xmp>

  2. <xmp id="5hhch"><rt id="5hhch"></rt></xmp>

    <rp id="5hhch"></rp>
        <dfn id="5hhch"></dfn>

      1. 軟件無線電在小衛(wèi)星多功能地面站中的應用

        時間:2023-03-18 15:33:52 理工畢業(yè)論文 我要投稿
        • 相關推薦

        軟件無線電在小衛(wèi)星多功能地面站中的應用

        摘要:介紹一個SDR Software Defined Radio?多功能地面站發(fā)射系統(tǒng)的設計與實現(xiàn)。

        隨著A/D/A器件與DSP處理器的迅速發(fā)展,使得軟件無線電技術廣泛地應用于陸上移動通信、衛(wèi)星移動通信與全球定位系統(tǒng)等。本文利用軟件無線電的思路,針對中科院創(chuàng)新一號低軌移動小衛(wèi)星多功能地面站設計的具體要求,研制了一套基于軟件無線電技術的多信道發(fā)射機設備。該地面站發(fā)射系統(tǒng)數(shù)字基帶部分采用全軟件化設計,核心部件是可編程的DSP及FPGA,可同時處理三路信號。該設備具有以下三個優(yōu)點:多模工作;無線通信系統(tǒng)可升級;發(fā)射配置動態(tài)更改。該設備可根據實際需要靈活配置系統(tǒng),適用范圍大大擴展。

        1 系統(tǒng)構成

        SDR地面站發(fā)射系統(tǒng)如圖1所示。該系統(tǒng)的發(fā)射速率為2.4kbps窄帶、2.4kbps擴頻、19.2kbps窄帶或它們混合的速率。中頻分別為18.45MHz、20MHz、21.85MHz。DAC的采樣頻率為78.336MHz。發(fā)射系統(tǒng)中FPGA實現(xiàn)FIFO、信道編碼、擴頻、內插濾波、數(shù)字上變頻、信道合成、DAC預補償濾波器等功能。這些功能都集成在一片Xilinx VirtexII芯片中。

        圖1 FPGA發(fā)射機功能模塊圖

        2 FPGA部分功能模塊

        2.1 FIFO模塊

        FIFO完成數(shù)據緩存功能。為了節(jié)省不必要的資源,設計了一個長度為32、深度為2的FIFO。即當一個寄存器32位取完時發(fā)出中斷給DSP,同時讀、寫寄存器指針變換,DSP響應中斷向FIFO寫數(shù),此時數(shù)據還在不斷地讀出。這樣就實現(xiàn)了用最少的資源實現(xiàn)數(shù)據緩存。

        2.2 信道編碼

        在實際信道上傳輸數(shù)字信號時,由于信道傳輸特性不理想及加性噪聲的影響,所收到的數(shù)字信號不可避免地會發(fā)生錯誤。采用信道編碼可以將誤碼率降低。本系統(tǒng)主要采用性能較優(yōu)的卷積編碼和差分編碼等。

        對于窄帶信號還有擾碼(CCITT V.35)。擾碼能改善位定時恢復的質量,還能使信號頻譜彌散而保持穩(wěn)恒,能改善幀同步和自適應時域均衡等子系統(tǒng)的性能。

        對于擴頻信號還有擴頻編碼。在直擴系統(tǒng)中,用偽隨機序列將傳輸信息擴展,在接收時又用它將信號壓縮,并使干擾信號功率擴散,提高了系統(tǒng)的抗干擾能力。

        編碼過程在DSP的控制下進行,數(shù)據從DSP送出,并標識信道特征,FPGA識別后進入相應的編碼通道,這樣三路信道可以分時進行編碼處理。由于硬件速度快的特點,可視為同時處理。

        2.3 信道合成

        信道合成模塊由內插濾波器、數(shù)字上變頻、信道復接三部分組成。

        2.3.1 內插濾波器

        各信道濾波器性能指標如表1所示。

        表1 各信道濾波器指標

         

        濾波器性能要求

        19.2kbps窄帶收信機在f0±80kHz外,雜散小于50dBc;諧波(二、三次)小于40dBc2.4kbps窄帶發(fā)信機在f0±10kHz外,雜散小于50dBc;諧波(二、三次)小于40dBc2.4kbps擴展發(fā)信機在f0±1.25MHz外,雜散小于50dBc;諧波(二、三次)小于40dBc

        為了以最少的濾波器階數(shù)得到較低的符號間干擾和高阻帶衰減,成形濾波器采用一個根升余弦濾波器,滾降系數(shù)0.4。其頻域表達式為:

        式中α為滾降因子,取0.4。

        成形濾波器設計采用頻率采樣技術,這樣可以得到階數(shù)較低、性能較好的濾波器。成形濾波器一般采用4倍或8倍的內插系數(shù)。先用MATLAB把濾波器階數(shù)和系數(shù)確定下來,這樣可以用移位加運算代替乘法以節(jié)省大量硬件資源。在FPGA實現(xiàn)時,采用DA(Distribute Algorithm)技術。DA技術提出了二十多年,廣泛應用于線性時不變信號處理,已被證明不適用于可編程DSP的固定指令系統(tǒng)結構,但是用FPGA實現(xiàn)卻是個好的選擇——DA電路中沒有直接的乘法器,乘法可由查找表得到。

        CIC濾波器是一種靈活的無乘法濾波器,適合于硬件實現(xiàn),并可處理任意大的數(shù)據率變換。由此,第二級內插濾波采用CIC濾波器是最佳選擇。

        在不降低性能的前提下,從節(jié)省資源的角度考慮,各信道內插濾波器分為兩步實現(xiàn):第一級FIR成形濾波器,第二級內插濾波器采用五級CIC濾波器。各信道濾波器內插分解為兩級,大內插系數(shù)濾波器由CIC完成,其結構如圖2所示。實驗結果表明這樣做并不影響性能。

        圖3 19.2kbps窄帶內插濾波器頻率響應

        三路信道內插濾波器分別描述如下:

        (1)2.4kbps窄帶信號:編碼后信號采樣率為4.8kHz,要用78.336MHz進行采樣,必須經過78336/4.8=16320倍內插。第一級采用75階8倍內插成形FIR濾波器,第二級采用2040倍五級CIC內插濾波器。

        (2)19.2kbps窄帶信號:編碼后信號采樣率為38.4kHz,要用78.336MHz進行采樣,必須經過2040倍內插。第一級采用75階8倍內插成形FIR濾波器,第二級采用255倍五級CIC內插濾波器。該路信道所有內插濾波器頻率響應如圖3所示。

        (3)2.4kbps擴頻信號:編碼后信號采樣率為1.224MHz,要用78.336MHz進行采樣,必須經過64倍內插。第一級采用25階4倍內插成形FIR濾波器,第二級采用16倍五級CIC內插濾波器。

        【軟件無線電在小衛(wèi)星多功能地面站中的應用】相關文章:

        談三維制作軟件在園林設計中的應用08-30

        淺談財務軟件在現(xiàn)代企業(yè)中的應用04-16

        電視信號衛(wèi)星傳輸所得涉外稅收中的法定主義*06-08

        目標規(guī)劃及其在經濟中的應用05-11

        氣管插管在院前急救中的應用05-29

        Openprocess在熱網監(jiān)控系統(tǒng)中的應用06-04

        物理教學中多媒體的應用論文11-02

        醫(yī)院護理管理中績效管理的應用價值04-29

        幼兒文學在幼兒教育中的應用論文04-28

        精益生產在企業(yè)管理中的應用05-26

        国产高潮无套免费视频_久久九九兔免费精品6_99精品热6080YY久久_国产91久久久久久无码

        1. <tt id="5hhch"><source id="5hhch"></source></tt>
          1. <xmp id="5hhch"></xmp>

        2. <xmp id="5hhch"><rt id="5hhch"></rt></xmp>

          <rp id="5hhch"></rp>
              <dfn id="5hhch"></dfn>