定點DSP的準確計時

定點DSP的準確計時

摘要：以定點ＤＳＰ為例，闡述ＤＳＰ芯片在實時控制領域中如何高精度地計算時間，為準確測量一些物理量打下堅實的基礎，具有較高的參考價值。

數字信號處理（ＤＳＰ）是一門涉及許多學科而又廣泛應用于許多領域的新興學科。２０世紀６０年代以來，隨著計算機技術和信息技術的飛速發展，數字信號處理技術應運而生，并得到迅速的發展。在過去的二十多年里，ＤＳＰ已經在通信等領域得到極為廣泛的應用，特別是在一些測量控制領域?熏應用更是越來越廣泛。本文擬采用定點ＤＳＰ——ＴＭＳ３２０Ｆ２０６來測量一些物理量，如測交流信號的頻率、相位，但這些物理量的測量都離不開信號時間的測量，所以采用定點ＤＳＰ準確地測量時間直接關系到這些物理量測量是否精確，而且用定點ＤＳＰ來準確定時并不是件容易的事。

１ ＴＭＳ３２０Ｆ２０６的結構特點

ＴＭＳ３２０Ｆ２０６采用先進的哈佛結構，它不同于傳統的馮·諾依曼（Ｖｏｎ Ｎｅｕｍａｎ）結構的并行體系結構，其主要特點是將程序和數據存儲在不同的存儲空間中，即程序存儲器和數據存儲器是兩個相互獨立的存儲器，每個存儲器獨立編址，獨立訪問。此外還具有如下特點：

（１）３２Ｋ×１６字的ＦＬＡＳＨ ＥＥＰＲＯＭ 大大降低了開發成本。

（２）采用１００線ＴＱＦＰ的封裝技術。

（３）６４Ｋ字的程序存儲空間、６４Ｋ字的數據存儲空間和６４Ｋ字的Ｉ／Ｏ空間通過三條并行總線（ＰＢＡ、ＤＲＡＢ、ＤＷＡＢ）獨立操作。所以可以同時訪問程序空間和數據空間；在一個指定機器周期內，中央算術邏輯單元可執行多達三次的并行存儲器操作。

（４）片上４．５Ｋ的ＲＡＭ 使得芯片可以實現快速的ＤＳＰ計算，并使大部分運算能夠在一個指令周期內完成。

（５）具有豐富的指令集和靈活的尋址方式。

（６）有四條流水線操作和九級中斷，并且用戶可以屏蔽大多數中斷，且可通過軟件方式靈活控制。

圖1 定時器的功能框圖

２ 定點ＤＳＰ的定時器

２．１ ＤＳＰ定時器定時原理

計數器每次減到０時，就在下一ＣＬＫＯＵＴ１周期產生借位（Ｂｏｒｒｏｗ），計數器就用各自相應的周期寄存器內容重新加載。當ＴＩＭ減到０時，或者在定時器控制寄存器（ＴＣＲ）中重新加載位（ＴＲＢ）寫入１，則ＰＲＤ（定時器周期寄存器）加載進ＴＩＭ；同樣，若ＰＳＣ（預分頻計數器）減到０，或者在ＴＲＢ寫入１，則ＴＤＤＲ（定時器除數寄存器）的值加載進ＰＳＣ。當ＴＩＭ減到０時，它便產生一個借位脈沖，持續時間等于ＣＬＫＯＵＴ１的周期（ｔｃ（ｃ）），該脈沖發送到①外部定時器輸出引腳（ＴＯＵＴ）；②作為定時器中斷信號（ＴＩＮＴ）。

定時器的功能框圖如圖１所示。

２．２ ＤＳＰ定時器的寄存器

４位的ＴＤＤＲ和４位的ＰＳＣ包括在ＴＣＲ中。而ＴＩＭ和ＰＲＤ是１６位寄存器�？梢酝ㄟ^讀ＴＣＲ、ＴＩＭ、ＰＲＤ得到該定時器和它的計數器的當前狀態。

需要注意的是讀ＴＩＭ可獲得定時器的當前值，讀ＴＣＲ可獲得ＰＳＣ的值。由于讀ＴＩＭ和ＴＣＲ需要兩條指令，因而ＰＳＣ在兩次讀之間可能有減操作，使讀數不精確。如果要求有精確的定時，可以在讀此兩值之前停止定時器（設置ＴＣＲ的ＴＳＳ位為１，就停止定時器；清ＴＳＳ為０，就重新啟動定時器）。

定時器控制寄存器的格式如下：

３ 定點ＤＳＰ準確計算時間

定時器時間的準確計算對高精度地測量一些物理量是非常重要的。當需要定時器計算的時間比較長時，也就是即使向ＰＲＤ中置ＦＦＦＦｈ時，定時器計數還不夠，這時就需要利用定時器自身的中斷，即ＴＯＵＴ每產生一個脈沖就進入定時器中斷服務子程序，利用進入的次數來達到計時的目的。如果假設定時器的周期為０．００１ｓ（即ＰＲＤ＝１９９９，ＴＤＤＲ＝９），在定時器中斷服務子程序中設一個計數器，每進入一次加一個１，再把定時器周期乘以計數器計數就得出定時器的時間。但這種計算是粗糙的，不精確，達不到高精度要求。為此需要補充兩點：

（１）當停止定時器時，定時器計數寄存器還有剩余值，必須計算這部分的時間。方法是先停止定時器，再讀ＴＩＭ的值，然后讀ＴＣＲ的值，通過運算獲�。校樱玫闹怠Ｔ侔垂�式（１）計算定時器在最后一次所開銷的時間。定時器最后一次開銷時間為：

Ｔ＝[(TDDR 1)×（PRD-TIM） TDDR-PSC]/20M （１）

式中，２０Ｍ為本文采用的晶振頻率。

（２）進入定時器中斷服務子程序，程序執行本身要花費一定的時間；而進入中斷服務子程序時，定時器就自動停止，那么所計算的時間自然就少了。ＴＭＳ３２０Ｆ２０６每個指令周期的執行時間是５０ｎｓ，通過計算中斷服務子程序的指令周期數和進入中斷的次數可以計算出這部分的時間。

把這三部分時間加起來就得到準確的定時器時間，有了準確的時間，物理量的測量自然就準，精度就高。結果表明，通過這樣準確計時，使得頻率和相位的測量精度在萬分之二以內。如果測量的是一個標準的５０Ｈｚ頻率，那么測量結果的范圍在５０～５０．００１Ｈｚ。

４ ＤＳＰ程序實現

ｓｐｌｋ ＃０４１２ｈ,６４ｈ

ｏｕｔ ６４ｈ,０ｆｆｆ８ｈ ;停止ＤＳＰ定時器

ｉｎ ６５ｈ,ｔｉｍ ;讀ｔｉｍ寄存器的數值

ｉｎ ６７ｈ,ｔｃｒ ;計算ｔｃｒ中ｐｓｃ的值

ｌａｃｌ ６７ｈ

ａｎｄ ＃０３ｃ０ｈ ;與０３ｃ０ｈ獲得ｐｓｃ的值

ｓａｃｌ ６７ｈ ;左移１０位

ｌａｃｃ ６７ｈ,１０

ｓａｃｈ ６７ｈ

ｌａｃｌ ＃９

ｓｕｂ ６７ｈ

ｓａｃｌ ６７ｈ ;存ｐｓｃ中剩下的值(即使用了的）

ｌａｃｌ ＃０７ｃｆｈ

ｓｕｂ ６５ｈ

ｓａｃｌ ６８ｈ ;存ｐｒｄ－ｔｉｍ的值

ｌｔ ６８ｈ

ｍｐｙ ＃１０ ;ＴＤＤＲ＋１

ｐａｃ

【定點DSP的準確計時】相關文章：

基于定點DSP的CMOS數字視頻監控終端設計03-18

增強并口EPP與DSP接口的設計增強并口EPP與DSP接口的設計03-18

DSP接口效率的分析與提高03-25

DOS下DSP播音的編程03-03

FFT算法的研究與DSP實現03-07

基于DSP的智能座椅系統的設計03-07

利用DSP控制直流無刷電機03-18

為DSP程序的構造的加密體制03-18

CPLD在DSP系統中的應用設計03-18