1. <tt id="5hhch"><source id="5hhch"></source></tt>
    1. <xmp id="5hhch"></xmp>

  2. <xmp id="5hhch"><rt id="5hhch"></rt></xmp>

    <rp id="5hhch"></rp>
        <dfn id="5hhch"></dfn>

      1. vhdl在FPGA設(shè)計中的應(yīng)用

        時間:2020-09-21 13:45:15 EDA技術(shù)培訓(xùn) 我要投稿

        vhdl在FPGA設(shè)計中的應(yīng)用

          集成電路設(shè)計規(guī)模及復(fù)雜度不斷增大,用傳統(tǒng)原理圖方法進(jìn)行系統(tǒng)級芯片設(shè)計已不能滿足設(shè)計要求,而硬件描述語言(HDL,HardwareDescriptionLanguage)在進(jìn)行大規(guī)模數(shù)字系統(tǒng)設(shè)計時具有諸多優(yōu)勢,因此利用硬件描述語言進(jìn)行系統(tǒng)行為級設(shè)計已成為FPGA與ASIC設(shè)計的主流。目前最流行、最具代表性的硬件描述語言是美國國防部(DOD)開發(fā)的VHDL(VHSICHardware Description Language)和GDA(Gateway DesignAutomation)公司開發(fā)的Verilog HDL。

          VHSIC代表Very High Speed IntegratedCircuit,因此VHDL即甚高速集成電路硬件描述語言。VHDL語法嚴(yán)格,1987年即成為IEEE標(biāo)準(zhǔn),即IEEE STD1076-1987,1993年進(jìn)一步修訂成為IEEE STD 1076-1993。

          VHDL作為IEEE標(biāo)準(zhǔn),已得到眾多EDA公司支持,其主要優(yōu)點(diǎn)有:

          ● 描述能力強(qiáng),支持系統(tǒng)行為級、寄存器傳輸級和門級三個層次設(shè)計;

          ● 可讀性好、移植性強(qiáng),其源文件既是程序又是文檔,便于復(fù)用和交流;

          ● 支持自頂向下的設(shè)計和基于庫(Library-based)的設(shè)計;

          ● 支持同步、異步及隨機(jī)電路的設(shè)計;

          ● 與工藝無關(guān),生命周期長。

          VHDL語言主要應(yīng)用在行為層和寄存器傳輸層,這兩層可充分發(fā)揮出VHDL面向高層的優(yōu)勢。利用VHDL實現(xiàn)數(shù)字電路的實質(zhì)是利用綜合工具將高層次描述轉(zhuǎn)化為低層次門級描述,其中綜合可分為三個層次:高層次綜合(High-LevelSynthesis)、邏輯綜合(Logic Synthesis)和版圖綜合(Layout Synthesis)。

          基于VHDL的FPGA系統(tǒng)行為級設(shè)計

          具體包括以下重要環(huán)節(jié):設(shè)計輸入(Design Entry)、設(shè)計綜合(DesignSynthesis)、設(shè)計約束(Design Constraints)、設(shè)計實現(xiàn)(DesignImplement)、設(shè)計仿真(Design Simulation)和器件編程(Device Programming)。

          設(shè)計輸入主要采用HDL(硬件描述語言)、ECS(Engineering SchematicCapture,原理圖編輯器)和FSM(Finite State Machine,有限狀態(tài)機(jī));

          設(shè)計綜合就是依據(jù)邏輯設(shè)計描述和約束條件,利用開發(fā)工具進(jìn)行優(yōu)化處理,將HDL文件轉(zhuǎn)變?yōu)橛布娐穼崿F(xiàn)方案,其實質(zhì)就是優(yōu)化設(shè)計目標(biāo)的過程;

          設(shè)計約束主要包括設(shè)計規(guī)則約束、時間約束、面積約束三種,通常時間約束的優(yōu)先級高于面積約束;

          設(shè)計實現(xiàn)對于FPGA分為編譯規(guī)劃、布局布線(P AR,Place AndRoute)、程序比特流文件產(chǎn)生;對于CPLD則是編譯、配置、比特流文件產(chǎn)生;

          設(shè)計仿真分為功能仿真和時序時延仿真。功能仿真在設(shè)計輸入之后、綜合之前進(jìn)行,只進(jìn)行功能驗證,又稱為前仿真。時序時延仿真在綜合和布局布線之后進(jìn)行,能夠得到目標(biāo)器件的詳細(xì)時序時延信息,又稱為后仿真;

          器件編程是指在功能仿真與時序時延仿真正確的前提下,將綜合后形成的位流編程下載到具體的`FPGA/CPLD芯片中,又稱芯片配置。FPGA/CPLD編程下載通常可使用JTAG編程器、PROM文件格式器和硬件調(diào)試器三種方式,其中JTAG(JointTest Action Group,聯(lián)合測試行動組)是工業(yè)標(biāo)準(zhǔn)的IEEE1149.1邊界掃描測試的訪問接口,用作編程功能可省去專用的編程接口,減少系統(tǒng)引出線,有利于各可編程邏輯器件編程接口的統(tǒng)一,因此應(yīng)用廣泛。

        【vhdl在FPGA設(shè)計中的應(yīng)用】相關(guān)文章:

        相近性在設(shè)計中的應(yīng)用10-07

        CAD在設(shè)計施工中的應(yīng)用05-21

        色彩在設(shè)計中的應(yīng)用方法09-09

        字體設(shè)計在廣告設(shè)計中的應(yīng)用09-29

        素描在動畫設(shè)計中的應(yīng)用10-05

        相似性在設(shè)計中的應(yīng)用10-08

        連續(xù)性在設(shè)計中的應(yīng)用10-07

        色彩在平面設(shè)計中的應(yīng)用10-05

        CAD技術(shù)在規(guī)劃設(shè)計中的應(yīng)用05-21

        国产高潮无套免费视频_久久九九兔免费精品6_99精品热6080YY久久_国产91久久久久久无码

        1. <tt id="5hhch"><source id="5hhch"></source></tt>
          1. <xmp id="5hhch"></xmp>

        2. <xmp id="5hhch"><rt id="5hhch"></rt></xmp>

          <rp id="5hhch"></rp>
              <dfn id="5hhch"></dfn>