- 相關推薦
最新炬力筆試題目分享
最新炬力筆試題目分享:
一.選擇題
1.IO PAD 的設計,一般不?紤]的因素
A.ESD特性
B.驅動能力
C.施密特觸發器
D.襯偏效應
2.降低NMOS的開啟電壓VT的方法,哪種無效?
A.減少襯底的P型摻雜濃度
B.減少氧化層厚度
C.增加源漏極的N型摻雜濃度
D.減少溝道長度
3.邏輯電路低功耗設計中,無效的方法
A.采用慢速設計
B.減少信號翻轉
C.減少IC面積
D.采用較慢速的時鐘。
二.問答題
1.寫出序列探測器11000的RTL代碼。
2.分析一個CMOS電路的邏輯功能(同或門)。
3.分析一個CMOS電路的邏輯功能(三態門)。
4.畫出全加器的CMOS電路,說明延時的估算方法。
5.A,B為兩個時鐘,頻率差最小為1/8。如果A的頻率高,C="0";否則C="1";編程實現。
6.一個圓盤,一半黑,一半白。有兩個探測器,用1表示白,0表示黑。設計一個電路,可以探測出圓盤是順時針轉動還是逆時針轉動。
7.編程實現FIR濾波器,系數為C0,C1,C2,C3,C2,C1,C0。輸入DI,輸出DO。系數和DI均為8比特。
【最新炬力筆試題目分享】相關文章:
珠海炬力的筆試題目分享11-21
星巴克最新的筆試題目分享11-21
OPPO筆試真題分享,筆試題目分享11-21
索愛最新筆試題目分享11-21
分享VB 筆試題目11-21
Google筆試題目分享11-21
筆試的題目和經驗分享11-21
奧美筆試題目分享11-26
珠海炬力筆試題(部分、答案僅供參考)10-13
口語和筆試題目分享11-21