飛利浦－大唐筆試

飛利浦－大唐筆試

1、用邏輯們和cmos電路實現ab+cd

2、用一個二選一mux和一個inv實現異或

3、給了reg的setup,hold時間，求中間組合邏輯的delay范圍。

4. 如何解決亞穩態

5. 用verilog/vhdl寫一個fifo控制器

6. 用verilog/vddl檢測stream中的特定字符串

【飛利浦－大唐筆試】相關文章：

名企大唐電信筆試及面試題03-12

筆試的面試技巧11-21

中興筆試面試經驗03-12

華為筆試網絡題03-11

面試筆試題03-22

保利面試筆試03-22

筆試的幾個面試技巧04-14

有關面試的筆試題03-19

護士面試筆試題03-19

新媒體運營筆試題03-11