炬力（珠海）筆試題
一.選擇題
1.降低NMOS的開啟電壓VT的方法，哪種無效？
A.減少襯底的P型摻雜濃度
B.減少氧化層厚度
C.增加源漏極的N型摻雜濃度
D.減少溝道長度
2.IO PAD 的'設計，一般不�？紤]的因素
A.ESD特性
B.驅動能力
C.施密特觸發器
D.襯偏效應
3.邏輯電路低功耗設計中，無效的方法
A.采用慢速設計
B.減少信號翻轉
C.減少IC面積
D.采用較慢速的時鐘。
二.問答題
1.寫出序列探測器“11000”的RTL代碼。
2.分析一個CMOS電路的邏輯功能（同或門）。
3.分析一個CMOS電路的邏輯功能（三態門）。
4.畫出全加器的CMOS電路，說明延時的估算方法。
5.A,B為兩個時鐘，頻率差最小為1/8。如果A的頻率高，C="0"；否則C="1"；編程實現。
6.編程實現FIR濾波器，系數為C0,C1,C2,C3,C2,C1,C0。輸入DI，輸出DO。系數和DI均為8比特。
7.一個圓盤，一半黑，一半白。有兩個探測器，用1表示白，0表示黑。設計一個電路，可以探測出圓盤是順時針轉動還是逆時針轉動。
【炬力（珠海）筆試題】相關文章：
華為2017筆試題08-16
360筆試題目10-20
華為2017筆試試題08-10
桂林銀行筆試題筆經10-21
QMS2007筆試審核知識模擬試題11-02
珠海戶口入戶條件03-17
珠海社保辦理流程03-12
珠海公積金辦理流程03-20
珠海創業項目08-13
眼線筆類型-如何挑選眼線筆11-09