1. <tt id="5hhch"><source id="5hhch"></source></tt>
    1. <xmp id="5hhch"></xmp>

  2. <xmp id="5hhch"><rt id="5hhch"></rt></xmp>

    <rp id="5hhch"></rp>
        <dfn id="5hhch"></dfn>

      1. 數字信號處理器中D/A功能的實現

        時間:2023-03-19 15:22:02 理工畢業論文 我要投稿
        • 相關推薦

        數字信號處理器中D/A功能的實現

        摘要:通過對脈寬調制(PWM)信號進行濾波處理,在TMS320F2407A型DSP中實現了D/A功能的擴展。同時詳細分析了數字PWM的量化誤差和D/A轉換所能達到的精度。最后結合仿真和實驗說明該方法的可行性。

        引言

        TMS320F2407A是一款高速,高性能,低成本的微處理器,其內部集成了眾多數控系統所需的外擴設備,可以實現SPI,SCI,PWM,A/D等功能。其內部的兩個事件管理器模塊EVA和EVB,各包含了兩個16位通用定時器及8個16位的脈寬調制(PWM)通道,可應用于電機控制及其他逆變器控制領域。美中不足的是,該系列DSP內部沒有D/A功能,該功能通常須外接數模轉換芯片來實現,這不僅增加了系統的成本,也使系統設計復雜化。本文提出了一種使用F2407A內部的PWM信號,經濾波處理后實現D/A功能的方法。實驗結果表明,其轉換精度可以達到10位以上專用D/A芯片的精度,且該方法設計簡單,有較好的實用價值。

        2 D/A實現原理

        在F2407A型DSP中,通過軟件編程可以很方便地對PWM信號實現周期和占空比的控制。PWM信號是一組幅值為3.3V的方波,可以通過傅里葉變換,使其分成直流和交流兩部分,如圖1所示,其中ud(t)是輸出的PWM信號,Uo是PWM信號中的直流成分,ua(t)是信號中的交流成分。

        將ud(t)用傅里葉級數表示,即

        其中:

        式中:f,T分別是PWM信號頻率和周期。

        設PWM波形具有偶函數特性,即ud(t)=ud(-t),則式(1)中an=0,

        bn=3.3/nπ{sin(nπD)-sin[2nπ(1-D/2)]} (5)

        式中:n=1,2,3……;

        D是PWM的占空比。

        則直流電壓為

        Uo=3.3D(V) (6)

        從理論上分析,改變占空比就可以使直流輸出電壓Uo在0~3.3V范圍內變化。輸出的諧波頻率是PWM頻率的倍數,一般可以通過低通濾波器濾除。PWM頻率越高,濾波效果越好。

        2 D/A精度分析

        F2407A的工作頻率為40MHz,內部寄存器長度為16位字長。PWM信號通過定時器計數的方式在周期中斷中獲得,因此,不可避免存在一個計數步長的量化誤差。這個誤差會產生一個紋波疊加在輸出直流電壓上,因此,應盡量減少。通常當PWM的頻率為f時,DSP工作頻率為fc時,這個量化誤差電壓值為

        ?а=3.3×(f/fc)(V) (7)

        例如,當f=20kHz,а=1.65mV,其分辨率為1/2000,接近11位D/A芯片的分辨率。

        可見,當PWM頻率越低,DSP產生定時中斷所需的計數值越大,其量化誤差的影響越小。但是,考慮到輸出低通濾波器的特性,當PWM頻率降低時,產生的諧波頻率也隨之降低,則對于帶寬和截止頻率一定的濾波器來說,就會有更多的低次諧波通過濾波器,這部分諧波疊加在直流量上同樣會產生誤差電壓。因此,本文D/A轉換的誤差主要來源于這兩個方面,由于兩個誤差具有相互制約性,必須通過折中的方法選取一個合適的PWM載波頻率。表1(通過Matlab仿真)是選用不同的PWM頻率和不同階數的濾波器時的性能比較。仿真時采用截止頻率為2kHz的巴特沃茲濾波器。圖2是當PWM信號頻率為20kHz時,經不同階數濾波器后直流電壓的紋波比較,圖中從上到下依次是二階、三階、四階的濾波效果。圖3是PWM信號頻率為40kHz時,濾波后直流電壓的紋波,圖中從上到下依次為二階、三階、四階的濾波效果。

        表1 不同階數濾波特性的比較

        濾波器

        f/kHz

        紋波幅值/V

        D/A位數

        二階

        20

        0.04

        6.4

        二階

        40

        0.004

        9.7

        三階

        20

        0.0044

        【數字信號處理器中D/A功能的實現】相關文章:

        用Verilog HDL實現I2C總線功能06-01

        制度的功能06-06

        試論文學作品中“陌生化”手法的價值和實現途徑05-29

        淺談企業并購中的管理協同效應及其實現論文(精選5篇)04-29

        都市頻道制作網的設計與實現05-29

        小議3D 視頻編碼傳輸技術05-07

        腸道黏膜SIgA的功能及調節08-15

        3D熱潮:過猶不及的“夾生飯”?05-26

        人文功能主義現代藝術論文05-21

        探析“孔子學院”的文化外交功能08-24

        国产高潮无套免费视频_久久九九兔免费精品6_99精品热6080YY久久_国产91久久久久久无码

        1. <tt id="5hhch"><source id="5hhch"></source></tt>
          1. <xmp id="5hhch"></xmp>

        2. <xmp id="5hhch"><rt id="5hhch"></rt></xmp>

          <rp id="5hhch"></rp>
              <dfn id="5hhch"></dfn>