1. <tt id="5hhch"><source id="5hhch"></source></tt>
    1. <xmp id="5hhch"></xmp>

  2. <xmp id="5hhch"><rt id="5hhch"></rt></xmp>

    <rp id="5hhch"></rp>
        <dfn id="5hhch"></dfn>

      1. 基于Nios軟核的嵌入式Internet系統設計

        時間:2023-03-20 12:34:57 理工畢業論文 我要投稿
        • 相關推薦

        基于Nios軟核的嵌入式Internet系統設計

        摘要:介紹如何在Altera開發平臺上,使用Nios軟核CPU來構建嵌入式Internet系統;并結合以太網遠程數據采集系統的實例,介紹此類系統硬件,軟件的設計方法。

        引言

        自上個世紀末開始的網絡化浪潮,在很多領域都引發了技術進步和革新,嵌入式Internet便是嵌入式技術與網絡技術結合的產物。簡單來說,嵌入式Internet是指在一個嵌入式設備上配備網絡接口,通過網絡可以與遠程設備進行信息的交互。從管理的角度上來講,嵌入式Internet經歷了三個發展階段:集中管理階段、分散管理階段、智能管理階段。前兩個階段主要是致力于解決如何把一個具體的設備真實地嵌入到Internet中,第三階段人們考慮更多的是如何利用現有的技術來更好地進行遠程控制,更加豐富控制功能。

        Altera公司的Nios軟核嵌入式處理器是一種可特許的通用RISC CPU,也就是說,Altera公司以IP核的方式將它提供給設計者。它可以與各種各樣的外設、定制指令和硬件加速單元相結合,構成一個定制的SOPC。該處理順具有可由用戶配置的L1(第一層)指令與數據超高速緩存。Nios處理器還具有一種基于JTAG的OCI(片上儀器)芯核,使軟件開發人員在實時調試方面具有更明顯的優勢。該處理器的軟件支持可擴展到對APR、IP、ICMP、TCP、UDP和以太網的網絡協議支持。

        本文介紹的以太網遠程數據采集模塊的設計,充分利用了前述兩種技術。主要功能是進行數據采集、數據遠程傳輸以及可接受遠程控制。該模塊具有成本低廉、結構簡單、可靠性高、可擴展性強等特點。

        1 設計實例分析

        通過對以太網遠程數據采集模塊設計實例,介紹如何利用前面提到的技術來實現一個嵌入式Internet系統。

        1.1 硬件設計

        (1)系統整體結構

        根據以太網遠程數據采集模塊的功能要求,考慮到系統的穩定性和可擴展性,本系統主要包括以下部分:

        *Cyclone FPGA,包括Nios軟核CPU、操作系統使用的定時器、網絡協議棧使用的定時器、CPU同外圍設備的接口;

        *EPCS4,用來在上電時對FPGA進行配置;

        *Flash,主要用來存放軟件代碼以及一些需要保存的參數;

        *SRAM,用來在系統運行時的代碼和數據存儲;

        *8位A/D,用來采集輸入信號;

        *網絡接口芯片;

        *LED(3個),用來指示系統運行狀態。

        整個系統的結構如圖1所示。

        對于一個嵌入式Internet系統來說,網絡接口是硬件設計的關鍵,本系統中采用Smsc公司的LAN91C111芯片作為網絡接口。該器件是一個以太網控制器,實現了網絡七層協議棧中的傳輸層和MAC層的功能。另外,它具有10/100M自適應、雙工/半工自適應等功能,有很好的網絡兼容性。

        (2)CPU同A/D接口的設計

        CPU同A/D接口設計使用的是QuartusII軟件。它是Altera公司的第4代可編程邏輯器件集成開發環境,提供從設計輸入到器件編程的全部功能。

        需要指出的是,從開發的周期和系統的穩定性考慮,在本設計中除了A/D之外的其余器件均采用Altera公司推薦使用的器件。在SOPC Builder中包含了這些器件間Nios CPU的接口,所以只需要對CPU同A/D的接口進行設計。

        為了實現數據采集頻率的動態控制,以及使網絡部分有更多的CPU使用時間,在CPU同A/D的接口部分,除了必要的與CPU進行交互的部分外,還包括用可控制計數器實現的整數倍分頻電路兩個輪換使用的數據緩存RAM。

        該部分的結構如圖2所示,分頻電路的輸出時鐘信號頻率范圍是1MHz~1Hz。雙RAM緩沖有兩個輸入時鐘:讀時鐘和寫時鐘。讀時鐘信號為50MHz,遠高于寫時鐘信號。這種緩存RAM讀寫頻率不同的設計,可以顯著減小低速外圍設備對CPU的占用時間。CPU通過對狀態和控制寄存器的讀寫,實現對本部分的控制?紤]到系統的可擴展性,同A/D相連的數據線寬度為32位,方便今后擴展,最多可以4個8位A/D并行工作。另外,本部分在單個RAM緩存存滿時,是以中斷的方式通知CPU。

        (3)定制CPU和接口

        這部分設計使用到的開發工具是Altera公司的SOPC Builder,該工具會自動進行系統定義,完成SOPC開發的集成過程。設計者采用SOPC Builder能夠在圖形化界面內定餐一個從硬件到軟件的完整系統。

        首先,根據設計需要使用SOPC Builder來對Nios CPU進行定制,包括CPU是不吸數據和代碼緩沖、CPU寄存器數量(Nios CPU最多可以有512個寄存器)等。本設計中的Nios CPU有256個寄存器,未使用數據和代碼緩沖。除了Nios CPU之外,還需要用SOPC Builder將CPU同外圍設備的接口添加進來。對于本設計來說,就是將在前面提到的A/D接口以用戶自定義接口的方式添加進來,其余器件同CPU的接口只需在SOPC Builder中將對應的接口模塊添加進來即可。

        然后,用SOPC Builder將定制轉換為VHDL等具體的設計文件。除此之外,SOPC Builder還根據定制的結果,自動的生成針對特定硬件環境的C語言和匯編語言的頭文件以及函數庫,這在軟件設計中會極大的減少軟件開發人員的工作量。

        1.2 軟件設計

        軟件設計包括嵌入式操作系統的移植、網絡協議棧設計、應用級代碼編寫等部分,其中操作系統的移植、網絡協議棧設計的關鍵是軟件設計。下面就對這兩部分作簡單介紹。

        (1)μC/OS操作系

        【基于Nios軟核的嵌入式Internet系統設計】相關文章:

        基于web的異地并行設計與制造系統研究06-02

        基于PLC的斷路器型式試驗系統設計03-10

        基于電話網絡的熱網遠程控制系統設計05-11

        基于Gene8310的嵌入式家庭服務機器人05-11

        分析基于三維掃描的特種設備管理系統設計論文05-26

        一個嵌入式系統的Petri網模型與CPLD實現05-29

        基于J2EE的遠動系統Web實時曲線的研究05-11

        基于CS管理的房地產企業開發設計06-04

        基于勝任力的企業個體績效管理流程設計06-03

        探討基于多種通信方式并存的配網自動化通信系統06-01

        国产高潮无套免费视频_久久九九兔免费精品6_99精品热6080YY久久_国产91久久久久久无码

        1. <tt id="5hhch"><source id="5hhch"></source></tt>
          1. <xmp id="5hhch"></xmp>

        2. <xmp id="5hhch"><rt id="5hhch"></rt></xmp>

          <rp id="5hhch"></rp>
              <dfn id="5hhch"></dfn>