一個嵌入式系統的Petri網模型與CPLD實現

一個嵌入式系統的Petri網模型與CPLD實現

摘要：將Ｐｅｔｒｉ網與ＶＨＤＬ結合，運用Ｐｅｔｒｉ網建立硬件系統模型，然后采用ＶＨＤＬ語言進行設計，最終下載到ＣＰＬＤ，成功地實現了整個硬件系統的邏輯控制器設計。

Ｐｅｔｒｉ網是異步并發系統，沒有人為的控制流，直觀地表示了非確定性；且可以圖形化的方式描述復雜的系統，并可運用數學工具進行分析。因此，其在軟件系統的建模與仿真中得到廣泛應用。Ｐｅｔｒｉ網自身具備的可運行性方便了系統形式化描述級的模擬，可以用于表達不同抽象級上的系統概念并清楚地描述整個系統的運作過程。筆者發現Ｐｅｔｒｉ網的應用目前僅局限于軟件系統的設計，例如網絡協議、物流管理等，而在硬件系統中卻很少涉足。硬件系統隨著功能的日益增強，其功能描述也越來越復雜。基于硬件系統描述的ＶＨＤＬ語言以其強大的硬件描述能力，已被廣大科研工作者所采用。ＶＨＤＬ語言也適用于描述異步并發系統，因此可與Ｐｅｔｒｉ網建立的模型聯系起來。

本文采用自頂向下與層次分析相結合的設計方法?用Ｐｅｔｒｉ網的一個子類Ｃ／Ｅ系統（條件／事件系統）對視頻輸入卡的邏輯控制器建立模型。針對控制器Ｃ／Ｅ模型中關心和需要觀察的變量，確定ＶＨＤＬ描述的實體和端口，由Ｃ／Ｅ系統網的拓撲結構確定條件和事件間的邏輯關系，構造ＶＨＤＬ語言中的結構體。采用ＥＤＡ開發工具ＭＡＸ＋ＰＬＵＳ ＩＩ進行代碼設計，邏輯綜合，并對設計進行仿真，最后下載到ＣＰＬＤ，驗證了邏輯控制器設計的正確性。

圖1 視頻輸入卡結構框圖

１ 應用背景及控制器功能要求

圖１為某一視頻輸入卡結構框圖。前端視頻信號經過解碼、緩沖后，將數據送入ＤＳＰ處理。其中由邏輯控制器協調各部分之間的運作。從圖１中可以看出，邏輯控制器與視頻切換、視頻解碼、視頻數據緩存以及ＤＳＰ等部分存在聯系，歸納起來需要完成五個基本功能：視頻通道切換控制；插入行標志信息；ＦＩＦＯ的初始化操作；寫ＦＩＦＯ；讀ＦＩＦＯ。

要完成上述五個基本功能，必須保證每個功能與另一功能之間不存在沖突，但允許存在并發行為，同時它們之間的邏輯順序應保持一致。因此需要一個主控模塊協調各部分的操作。各功能部分之間的邏輯關系比較復雜，涉及到圖像數據的行同步以及場同步等問題，一旦出錯，則接收的就不是有效的圖像數據，后續工作也不能正常進行。為此，首先建立Ｐｅｔｒｉ網模型，并運用數學工具進行分析，最后采用ＶＨＤＬ語言實現。

２ 控制器Ｐｅｔｒｉ網模型

應用Ｐｅｔｒｉ網的一個子類Ｃ／Ｅ建立視頻輸入卡的邏輯控制器模型�？刂破鲗崿F的五大功能，在滿足各自條件的情況下，能夠正確地完成相關操作。如果將每個功能展開進行Ｐｅｔｒｉ網模型設計，將會使整個Ｃ／Ｅ系統的節點過多。節點一多，則不易分析其性質和計算它的可達樹、不變量等參數。Ｐｅｔｒｉ網特有的直觀易懂、適于交流的圖形表示也就失去了意義。采用層次分析的方法，首先在頂層根據各功能要求建立一個Ｐｅｔｒｉ網模型，然后在各個模塊內部建立更詳細的子模型。鑒于頂層和底層的分析方法類似，只將頂層模型展開討論。網絡的一些動態特性，如庫所與變遷的含義如表１所示。

表1 庫所和變遷的含義

庫 所含 義變 遷含 義P1初始化FIFO有效T0系統開始（sysSTART）P2初始化FIFO結束T1通道切換P3插入行屬性結束T2初始化FIFOP4讀FIFO有效T3插入行屬性標志P5通道切換有能T4寫FIFOP6VREF=0T5讀FIFO奇場數據P7插入行屬性標志有效T6場開始P8寫FIFO有效T7場同步P9RST0=0T8行開始P10HREF=0T9行同步P11VREF=1T0行有效P12HREF=1T11讀取FIFO偶場數據P13RST0=1　　P14偶場結束　　

邏輯控制器頂層Ｐｅｔｒｉ網模型如圖２所示。該模型是一個基本網系統，其狀態元素稱為條件，變遷元素稱為事件。事件的發生改變條件的狀態（成真與否），引起信息在網上的流動?１?。由條件和事件組成的有向網通常表現為三元組（Ｂ，Ｅ；Ｆ），其中Ｂ為條件集，Ｅ為事件集。同時該模型還滿足如下條件：

·（Ｂ，Ｅ；Ｆ）為簡單網；

·Ｂ中每個條件都有機會成真，也有機會成假；

·Ｅ中每個事件都有機會發生；

·由初始情態ｃｉ導出的可達情態集是完全可到達關系Ｒ下的等價類。

因此，該模型還是一個Ｃ／Ｅ系統。在Ｐｅｔｒｉ網仿真軟件Ｖｉｓｕａｌ Ｏｂｊｅｃｔ Ｎｅｔ＋＋中進行仿真測試，結果表明該模型能很好地描述控制器各部分之間的邏輯關系。

３ ＶＨＤＬ程序的基本單元設計

ＣＰＬＤ（復雜可編程邏輯器件）是處于并行工作方式的基本電路單元構成的高速、大規模集成器件，可作為一種并發系統模型與Ｐｅｔｒｉ網建立聯系。ＶＨＤＬ作為一種硬件描述語言，支持行為描述、數據流描述和結構化描述等多種描述方法，可以用并行和順序多種語句方式描述實際的系統，并可采用ＶＨＤＬ的并行語句描述Ｃ／Ｅ系統中條件／事件間的并發關系，用ＶＨＤＬ的順序語句描述條件／事件間的順序約束機制，為解決Ｃ／Ｅ系統中的有效沖突提供了可行的方法。

ＶＨＤＬ語言程序設計的基本單元稱為一個基本設計實體，其主要由實體說明（ｅｎｔｉｔｙ ｄｅｃｌａｒａｔｉｏｎ）和構造體（ａｒｃｈｉｔｅｃｔｕｒｅ ｂｏｄｙ）兩部分構成。實體說明部分規定了設計單元的輸入輸出接口信號或引腳。根據該控制器的Ｃ／Ｅ系統中關心和需觀察的變量選擇系統的輸入和輸出信號，以確定基本設計單元的實體及其端口。在控

【一個嵌入式系統的Petri網模型與CPLD實現】相關文章：

面向對象petri網防空C3I系統建模05-11

都市頻道制作網的設計與實現05-29

基于minigui的網真機界面的實現08-05

DWDM光網絡網元管理信息模型的創建過程05-11

網購顧客滿意度影響因素模型研究05-15

Openprocess在熱網監控系統中的應用06-04

探析Openprocess在熱網監控系統中的應用05-29

談Openprocess在熱網監控系統中的應用06-09

配網調度自動化系統方案構建05-22