擴頻系統中卷積編碼的Verilog設計與仿真

擴頻系統中卷積編碼的Verilog設計與仿真

全部作者： 王瑩 第1作者單位： 北京郵電大學 電信工程學院 數字通信與寬帶信息網絡實驗室 論文摘要： 為了改善數字通信系統的傳輸質量，提高數字通信系統傳輸的可靠性引入了信道編碼，由于卷積編碼的優良性能使其在通信系統中得到廣泛地應用。通過硬件描述語言Verilog HDL可以在QuartusII上建立卷積編碼的仿真模型。 關鍵詞： 卷積編碼，仿真，Verilog HDL，QuartusII (瀏覽全文) 發表日期： 2008年03月17日 同行評議：

（暫時沒有）

綜合評價： （暫時沒有） 修改稿：

【擴頻系統中卷積編碼的Verilog設計與仿真】相關文章：

OFDM技術研究及其系統仿真05-11

Video Object編碼技術05-29

用Verilog HDL實現I2C總線功能06-01

Openprocess在熱網監控系統中的應用06-04

無線傳感網SCRP協議的設計和仿真05-11

關于公寓式建筑工程系統中弱電系統的劃分論文05-22

crm中的決策支持系統與貿易智能02-23

探析Openprocess在熱網監控系統中的應用05-29

談Openprocess在熱網監控系統中的應用06-09

復雜適應系統中利益群體博弈的形成研究05-04