- 相關推薦
PicoBlaze處理器IP Core的原理與應用
摘要：詳細分析8位微處理器IP core PicoBlaze的結構、原理與設計方案；介紹PicoBlaze的指令集和調試工具pblazeIDE，討論PicoBlaze的編程方案和應用設計實例；列舉幾種PicoBlaze的應用方案。1 概述
PicoBlaze 8位微處理器是Xilinx公司為Virtex系列FPGA、Spartan-Iitxi系列FPGA和CoolRunner-II系列CPLD器件設計嵌入式專用IP Core。它解決了常量編碼可編程狀態機（KCPSM）的問題。這一模塊只占用SpartanIIE的76個小區（slice），占最小的XC2S50E器件9%的資源，占XC2S300E器件不到2%的資源。在這一模塊中還包括一個用于存儲指令的由Block RAM組成的ROM，最多可存儲256條指令。PicoBlaze只用了如此少的資源，但其速度卻可達到40MIPS以上。
PicoBlaze提供49個不同的指令，16個寄存器（CPLD為8個），256個直接或間接的可設定地址的端口，1個可屏蔽的、速率為35MIPS的中斷。它的性能超過了傳統獨立元器件組成的微處理器，而且成本低，使得PicoBlaze在數據處理和控制算法領域有著廣泛的應用前景 。由于可編程部分也完成嵌入，PicoBlaze可與子程序和外圍設備結合起來完成特殊的設計。其基本應用框架如圖1所示。
PicoBlaze模塊由VHDL語言設計，不需要預編譯，可直接由布局布線工具嵌入到容量大一點的器件中；可以認為PicoBlaze幾乎不占資源，而且一個設計中可以包括多個PicoBlaze。PicoBlaze適用于復雜的但對時間要求不太高的系統中，并可以簡華設計。
圖1 PicoBlaze處理器的IP Core應用框架
2 PicoBlaze原理與結構分析
PicoBlaze 8位微處理器內部結構如圖2所示。
PicoBlaze處理器IP Core由全局寄存器、計算邏輯單元（ALU）、程序流控制標志和復位邏輯、輸入/輸出（I/O）、中斷控制器等幾大部分構成。
全局寄存器：16個8位全局寄存器，s0～sf。寄存器的操作是非常靈活的；沒有為特殊任務保留寄存器，任何寄存器的優先權都是一樣的。
算術邏輯單元（ALU）：提供了8位處理器需要的所有簡單操作。執行所有的操作都是用任意一個寄存器提供的操作數完成。若操作需兩個操作數，則有另一寄存器指定或在指令中嵌入一8位常量值。在不增加程序大小的前提下，指不定期任意常量值，增強了簡單的指令特性。更明白地說，ADD1與INCREMENT指令是等價的。若操作超過8位，則有一選項（增加或減少）可供選擇。二進制操作碼（LOAD、AND、OR、XOR）可操作和測試二進制數，還包括SHIFT和ROTATE指令集合。
程序流控制標志：ALU操作后的結果影響ZERO和CARRY兩個標記。用有條件的或無條件的程序流控制指令決定程序執行的順序。JUMP指令指定在程序空間內的絕對地址。CALL指令將程序定位到用一段代碼寫的子程序的絕對地址，同時將返回地址壓棧。嵌套CALL指令使用的棧為15層，對于程序大小足夠了。
復位邏輯：復位信號強迫程序回到初始狀態，即程序從地址00開始執行，中斷被屏蔽，狀態標記和堆棧也同時復位，但寄存器中內容不受影響。
圖2 PicoBlaze處理器內部結構
輸入/輸出（I/O）：PicoBlaze提供256個輸入端口和256個輸出端口。由端口總線提供一個8位地址值與一個READ或WRITE選通脈沖信號，一起指定訪問端口。這個端口地址值或為一確定值或由任意一寄存器中內容指定。當訪問一由分布式或塊狀RAM組成的內存時，最好用直接尋址。當進行輸入操作時，輸入端口上的值被輸出一個READ_STROBE輸出脈沖時，即表示進行了一次輸入操作。
中斷控制器：PicoBlaze提供一中斷輸入信號。只要用一些簡單的組合邏輯，多個信號就可進行組合并被應用于這一中斷。程序中可定義此中斷是否被屏蔽，默認值是中斷被屏蔽。一被激活的中斷信號使程序執行“CALL FF”指令（FF即256，程序存儲器的最后一個位置），然后設計者為此定義的放在此處的一段程序被執行。一般在此地址放一JUMP指令，跳轉到中斷服務程序。中斷進程屏蔽其它中斷，RETURNI指令保證在中斷程序結束后，標記和控制指令回到原先的狀態。
表1 PicoBlaze處理器指令集
91aa JUMP Z,aa
95aa JUMP NZ,aa
99aa JUMP C，aa
9Daa JUMP NC,aa
83aa CALL aa
93aa CALL Z,aa
97aa CALL NZ,aa
9Baa CALL C,aa
9Faa CALL NC,aa
8080 RETURN
9080 RETURN Z
9480 RETURN NZ
9880 RETURN C
9C80 RETURN NCDx0E SP0sX
Dx0F SR1sX
Dx0A SRXsX
Dx08 SRAsX
Dx0C RR s
Dx06 SL0sX
Dx07 SL1sX
Dx04 SLXsX
Dx00 SLAsX
Dx02 RL sX0xkk LOAD sX,kk
1xkk AND sX,kk
2xkk OR sX,kk
3xkk XOR sX,kk
Cxy0 LOAD sX,sY
Cxy1 AND sX,sY
Cxy2 OR sX,sY
Cxy3 XOR sX,sYAxpp INPUT sX,pp
Bxy0 INPUT sX,(sY)
Expp OUTPUT sX,pp
Fxy0 OUTPUT sX,(sY)
算術運算指令
中斷指令
4xkk ADD sX,kk5xkk ADDCY sX,kk
6xkk SUB sX,kk
7xkk SUBCY sX,kk
Cxy4 ADD sX,sY
Cxy
【PicoBlaze處理器IP Core的原理與應用】相關文章：
Motorola微處理器的bootloader分析與應用03-19
AAA技術在移動IP中的應用研究03-07
Neuron多處理器芯片及其應用03-18
公鑰密碼原理及其應用12-27
小概率事件原理及其應用03-07
高級RFID閱讀器應用對處理器的要求03-18
淺談小概率事件原理及其應用03-07
記憶原理在語文教學中的應用03-09