各大公司面試筆試

各大公司面試筆試

各大公司面試筆試，感謝所有幫助我的人
漢王筆試
下面是一些基本的數字電路知識問題，請簡要回答之。
a) 什么是Setup 和Holdup時間？
b) 什么是競爭與冒險現象？怎樣判斷？如何消除？
c) 請畫出用D觸發器實現2倍分頻的邏輯電路？
d) 什么是"線與"邏輯，要實現它，在硬件特性上有什么具體要求？
e) 什么是同步邏輯和異步邏輯？
f) 請畫出微機接口電路中，典型的輸入設備與微機接口邏輯示意圖（數據接口、控制接口、所存器/緩沖器）。
g) 你知道那些常用邏輯電平？TTL與COMS電平可以直接互連嗎？
2、 可編程邏輯器件在現代電子設計中越來越重要，請問：
a) 你所知道的可編程邏輯器件有哪些？
b) 試用VHDL或VERILOG、ABLE描述8位D觸發器邏輯。
3、 設想你將設計完成一個電子電路方案。請簡述用EDA軟件（如PROTEL）進行設計（包括原理圖和PCB圖）到調試出樣機的整個過程。在各環節應注意哪些問題？
飛利浦－大唐筆試歸來
1，用邏輯們和cmos電路實現ab+cd
2. 用一個二選一mux和一個inv實現異或
3. 給了reg的setup,hold時間，求中間組合邏輯的delay范圍。
  Setup/hold time 是測試芯片對輸入信號和時鐘信號之間的時間要求。建立時間是指觸發器的時鐘信號上升沿到來以前，數據穩定不變的時間。輸入信號應提前時鐘上升沿（如上升沿有效）T時間到達芯片，這個T就是建立時間-Setup time.如不滿足setup time,這個數據就不能被這一時鐘打入觸發器，只有在下一個時鐘上升沿，數據才能被打入觸發器。保持時間是指觸發器的時鐘信號上升沿到來以后，數據穩定不變的時間。時hold time不夠，數據同樣不能被打入觸發器。

4. 如何解決亞穩態
5. 用verilog/vhdl寫一個fifo控制器
6. 用verilog/vddl檢測stream中的特定字符串

用Q15表示出0.5和－0.5
揚智電子筆試
第一題：用mos管搭出一個二輸入與非門。
第二題：集成電路前段設計流程，寫出相關的工具。
第三題：名詞IRQ,BIOS,USB,VHDL,SDR
第四題：unix 命令cp -r, rm,uname
第五題：用波形表示D觸發器的功能
第六題：寫異步D觸發器的verilog module
第七題：What is PC Chipset?
第八題：用傳輸門和倒向器搭一個邊沿觸發器
第九題：畫狀態機，接受1，2，5分錢的賣報機，每份報紙5分錢。
華為面題
(硬件)
全都是幾本模電數電信號單片機題目
1.用與非門等設計全加法器
2.給出兩個門電路讓你分析異同
3.名詞:sram,ssram,sdram
4.信號與系統:在時域與頻域關系
5.信號與系統:和4題差不多
6.晶體振蕩器,好像是給出振蕩頻率讓你求周期(應該是單片機的,12分之一周期..
..)
7.串行通信與同步通信異同,特點,比較
8.RS232c高電平脈沖對應的TTL邏輯是?(負邏輯?)
9.延時問題,判錯
10.史密斯特電路,求回差電壓
11.VCO是什么,什么參數(壓控振蕩器?)
12. 用D觸發器做個二分顰的電路.又問什么是狀態圖
13. 什么耐奎斯特定律,怎么由模擬信號轉為數字信號
14. 用D觸發器做個4進制的計數
15.那種排序方法最快?

新太硬件面題
接著就是專業題目啦
（1）d觸發器和d鎖存器的區別
（2）有源濾波器和無源濾波器的原理及區別
（3）sram，falsh memory，及dram的區別？
（4）iir，fir濾波器的異同
（5）冒泡排序的原理
（6）操作系統的功能
（7）學過的計算機語言及開發的系統
（8）拉氏變換和傅立葉變換的表達式及聯系。

【各大公司面試筆試】相關文章：

公司面試筆試題11-21

各公司面試筆試題11-15

中行的面試 筆試11-19

愛立信的筆試面試11-19

筆試與面試的區別06-20

投行公司中金公司面試筆試分析11-18

中興面試筆試10-26

關于微軟的面試 筆試11-20

筆試面試 我的思考11-19

保利面試筆試11-23